이 글은 z 변환 표와 정리, 5kW 연료전지 전력 변환 이산 응답 해석을 2편으로 나누어 정리한 시리즈의 1편입니다. 이번 편에서는 z 변환의 정의와 핵심 변환표의 이해, 시간 이동 정리를 활용한 디지털 제어 지연 모델링, 초기값 정리와 최종값 정리의 해석 및 수렴 조건을 다룹니다.
z 변환의 정의와 핵심 변환표의 이해
연속시간 영역에서 설계된 아날로그 제어기를 디지털 제어기로 구현하려면 연속 신호를 이산 시간 신호로 변환하여 해석해야 합니다. 5kW 연료전지 전력 변환 시스템에서는 마이크로컨트롤러나 디지털 신호 처리기(DSP)가 일정한 샘플링 주기 T_s마다 전압과 전류 신호를 샘플링하여 제어 알고리즘을 수행합니다. 이때 연속시간 신호 f(t)는 식 (1)과 같은 이산 샘플링 신호 f[k]의 수열로 바뀌며, 이를 대수적으로 다루기 위해 z 변환을 적용합니다.
z 변환은 이산 시간 영역의 차분 방정식을 복소 z 평면의 대수 방정식으로 변환하여 시스템의 극점 위치와 안정도 및 과도응답 특성을 명확하게 해석할 수 있도록 돕습니다. 이산 신호 f[k]에 대한 z 변환 F(z)의 수학적 정의는 식 (2)와 같습니다.
식 (2)에서 합의 구간은 k = 0부터 ∞까지이며, z는 복소수 변수입니다. 전력 변환 제어기 해석에서 가장 빈번하게 사용하는 기본 입력 신호는 단위 계단 함수 u[k]입니다. 단위 계단 함수는 5kW 연료전지 시스템의 기동 지령이나 부하 급변 시 목표 전류 지령의 계단식 변화를 모사할 때 활용합니다. 단위 계단 함수 u[k]의 z 변환 U(z)는 무한 등비급수의 합 공식을 통해 식 (3)과 같이 유도합니다.
식 (3)의 급수가 수렴하기 위한 수렴 영역(ROC)은 |z| > 1입니다. 또한 연료전지 내부의 전기화학적 동특성이나 저역통과 필터 응답을 모사하는 대표적인 형태는 식 (4)의 1차 지수 감쇠 함수 f[k]입니다.
여기서 a는 시스템의 극점 주파수를 의미합니다. 이 1차 지수 감쇠 신호의 z 변환 E(z)는 식 (5)와 같이 표현합니다.
식 (5)의 수렴 영역(ROC)은 극점의 절댓값보다 큰 영역입니다. 제어 엔지니어는 이러한 z 변환 기본 변환표를 활용하여 매번 복잡한 무한급수 연산을 수행하지 않고도 연속시간 전달함수를 이산 영역의 전달함수로 신속하고 정확하게 변환할 수 있습니다.
시간 이동 정리를 활용한 디지털 제어 지연 모델링
디지털 제어 시스템은 아날로그 제어기와 달리 아날로그-디지털 변환(ADC) 시간, 제어 알고리즘 연산 시간, 펄스폭 변조(PWM) 듀티 갱신 타이밍으로 인해 불가피한 시간 지연이 발생합니다. 이러한 시간 지연 요소를 정확하게 반영하지 않으면 제어 루프의 위상 여유가 감소하여 시스템에 진동이 발생하거나 불안정해질 수 있습니다. 이산 제어 시스템에서 시간 지연을 수학적으로 다루는 핵심 도구가 시간 이동 정리(Time Shifting Theorem)입니다. k < 0에서 f[k] = 0인 인과성 시스템의 경우 n 스텝 지연된 신호 f[k – n]의 z 변환은 식 (6)과 같이 표현합니다.
식 (6)의 이산 지연 연산자는 시간 영역에서 n 샘플 주기의 지연을 의미합니다. 5kW 연료전지 전력 변환기 디지털 제어기에서는 ADC 인터럽트가 발생하여 센서 데이터를 취득한 후 PI 제어 연산을 마치고 다음 PWM 주기 시작 시점에 듀티 레지스터를 업데이트하는 방식을 주로 적용합니다. 이 과정에서 필연적으로 1샘플 주기 T_s만큼의 연산 지연이 발생하며, 이를 전달함수로 표현하면 식 (7)과 같습니다.
식 (7)의 1차 이산 지연 요소는 차분 방정식 관점에서 현재 시점 k의 출력 결정에 이전 시점 k – 1의 상태 변수가 직접 관여함을 의미합니다. 고속 전류 제어 루프에서 식 (7)의 1스텝 지연은 주파수 영역에서 위상 지연을 유발하므로, 제어기 게인 설계 시 반드시 지연 요소를 포함한 폐루프 전달함수를 구성하고 위상 여유를 확보해야 합니다. 시간 이동 정리는 디지털 필터 설계와 상태 공간 제어기 구현 시 차분 방정식을 구성하는 기본 토대입니다.
초기값 정리와 최종값 정리의 해석 및 수렴 조건
이산 제어 시스템을 설계할 때 시간 영역의 역 z 변환을 직접 계산하지 않고도 시스템 응답의 시작점과 정상상태 수렴값을 z 도메인에서 즉시 판별할 수 있는 유용한 수단이 초기값 정리와 최종값 정리입니다. 초기값 정리(Initial Value Theorem)는 시간 k = 0에서의 출력 초기 응답 f[0]을 구하는 정리로 식 (8)과 같이 정의합니다.
식 (8)을 이용하면 단위 계단 입력이나 외란이 인가되는 즉각적인 시점에 출력 신호에 급격한 불연속 스파이크가 발생하는지 여부를 신속하게 점검할 수 있습니다. 한편 최종값 정리(Final Value Theorem)는 과도응답이 모두 감쇠하고 시간이 무한대로 흘렀을 때 이산 신호 f[k]가 도달하는 정상상태 값을 구하는 정리로 식 (9)와 같이 표현합니다.
식 (9)를 실무에 적용할 때 반드시 엄격하게 검증해야 하는 선결 조건이 있습니다. 그것은 바로 식 (9)에 포함된 모든 극점이 복소 z 평면의 단위원(|z| < 1) 내부에 엄격히 위치해야 한다는 점입니다. 만약 시스템의 극점이 단위원 밖(|z| > 1)에 위치하여 시스템이 발산하거나 단위원 경계(|z| = 1)에 위치하여 지속적인 진동을 일으키는 상태라면, 식 (9)의 극한 계산 결과가 유한한 값으로 나오더라도 시간 영역의 실제 응답은 수렴하지 않습니다. 따라서 최종값 정리를 사용하기 전에는 반드시 시스템의 폐루프 극점 배치를 확인하여 모든 극점의 크기가 1보다 작은지 검증하는 과정이 필수적입니다.
다음 편에서는 이어지는 내용을 계속 설명합니다.