시간 지연 모델링, 50kW ESS 파데 근사와 위상 여유 계산 1편

이 글은 시간 지연 모델링, 50kW ESS 파데 근사와 위상 여유 계산을 2편으로 나누어 정리한 시리즈의 1편입니다. 이번 편에서는 50kW ESS 제어 시스템의 시간 지연 발생 원인, 파데 근사를 이용한 시간 지연 전달함수 유도를 다룹니다.

1단계 시간 지연 발생 원인 50kW ESS (f_sw=10kHz) 주기 k (연산) 주기 k+1 (출력) ADC 샘플 0 1Ts 1.5Ts 2Ts T_calc = 1.0Ts (100μs) T_zoh = 0.5Ts (50μs) 총 등가 지연 T_d = 1.5Ts = 150μs (연산 100μs + ZOH 홀드 50μs) [지연 요소 분해 요약] • 스위칭 주기: Ts = 100μs • 연산 지연: T_calc = 100μs • ZOH 지연: T_zoh = 50μs • 등가 총 지연: T_d = 150μs 파데 근사 2단계 파데 근사 및 s-평면 모델 지연함수 e^(-s·Td) 유리식 변환 안정(LHP) 비최소위상(RHP) σ jω 극점(Pole) -2/Td -13.3k RHP 영점 +2/Td +13.3k Gd(s) ≈ (1 – 75μ·s) / (1 + 75μ·s) 올패스: 크기 1(0dB), 위상만 지연 [파데 모델링 특성 요약] • 근사 차수: 1차 파데 (All-pass) • 안정 극점: s = -2/Td (LHP 위치) • RHP 영점: s = +2/Td (위상 지연) • 모델 특성: 연속계 고전 제어 해석 위상 해석 3단계 위상 손실 및 여유 계산 교차 주파수 f_c=1kHz 위상 해석 0° -90° -180° f_c=1kHz 이상 위상 지연 위상 발진 한계 Δθ = -54.0° PM = 6° Δθ = -360°·1kHz·150μs = -54.0° 위상 여유 잠식: 60° → 6° (위험) [안정도 영향 및 설계 기준] • 위상 손실: 주파수 비례 선형 증가 • 시스템 영향: 오버슈트·진동 급증 • 목표 여유: PM ≥ 45° 확보 필수 • 대역폭 설계: f_c ≤ f_sw/15
50kW ESS 디지털 제어기에서 발생하는 150μs 시간 지연의 구성 요소와 1차 파데 근사 모델링 및 1kHz 교차 주파수에서의 위상 여유 감소 메커니즘을 나타낸 개념도입니다.

50kW ESS 제어 시스템의 시간 지연 발생 원인

에너지 저장 장치(ESS, Energy Storage System)의 전력 변환 시스템은 고용량 배터리와 계통 사이에서 정밀한 전력 제어를 수행합니다. 50kW급 전력 변환 장치에서는 디지털 신호 처리기(DSP) 또는 마이크로컨트롤러를 적용하여 전압과 전류를 제어합니다. 아날로그 회로와 달리 디지털 제어기에서는 연속적인 아날로그 신호를 주기적으로 샘플링하고 이산 연산을 거쳐 PWM 신호를 생성합니다. 이 과정에서 필연적으로 제어 루프의 시간 지연(Time Delay)이 발생합니다. 시간 지연은 제어기가 물리적인 상태 변화를 감지하고 스위칭 출력을 갱신할 때까지 걸리는 물리적 시간 간격을 의미합니다.

디지털 제어 시스템에서 발생하는 전체 시간 지연은 주로 두 가지 요소의 합으로 구성됩니다. 첫 번째는 아날로그-디지털 변환기(ADC)의 샘플링과 제어 알고리즘 연산에 소요되는 연산 지연(Computation Delay)입니다. 전류 제어 알고리즘의 안정적인 연산을 위해 인터럽트 주기의 시작점에서 샘플링한 데이터를 기반으로 듀티비를 계산하고 다음 스위칭 주기의 시작점에 반영하는 구조를 사용합니다. 따라서 연산 지연은 정확히 1스위칭 주기인 1Ts가 됩니다. 두 번째는 연산된 제어 지령이 스위칭 주기 동안 일정하게 유지되는 영차 홀드(ZOH, Zero-Order Hold) 지연입니다. PWM 생성기의 영차 홀드 특성은 평균적으로 0.5Ts에 해당하는 시간 지연을 유발합니다. 이 두 지연 요소를 합산하여 제어 루프의 총 등가 시간 지연을 정의합니다.

Td=Tcalc+Tzoh=Ts+0.5·Ts=1.5·Ts(1)

50kW급 ESS에서 스위칭 주파수가 10kHz인 경우 스위칭 주기는 100μs입니다. 식 (1)에 100μs를 대입하면 연산 지연 100μs와 PWM 영차 홀드 지연 50μs가 더해져 총 시간 지연 T_d는 150μs로 도출됩니다. 이 150μs의 지연은 제어 루프 내부에서 순수한 위상 지연으로 작용하여 시스템의 동특성을 저하시킵니다.

파데 근사를 이용한 시간 지연 전달함수 유도

연속 시간 주파수 영역에서 시간 지연 T_d를 갖는 시스템의 이상적인 전달함수는 지수 함수 형태로 표현됩니다.

Gd(s)=e−s·Td(2)

식 (2)로 표현되는 순수 지연 요소는 라플라스 복소 평면에서 초월 함수 형태를 띱니다. 초월 함수는 다항식 비율 형태의 유리 전달함수가 아니므로 고전 제어 이론의 근궤적법이나 보드 선도 기반의 연속 시간 제어기 설계에 직접 대입하기 어렵습니다. 따라서 주파수 영역 해석을 용이하게 수행하기 위해 지수 함수를 유리 다항식으로 변환하는 근사화 기법이 필요합니다.

대표적인 근사화 방법으로 테일러 급수와 파데(Padé) 근사가 사용됩니다. 테일러 급수는 특정 차수 이상의 영점만을 제공하여 고주파수에서 이득 오차가 커지는 한계가 있습니다. 반면 파데 근사는 분자와 분모에 동일한 차수의 다항식을 배치하여 전 주파수 대역에서 크기 응답이 1(0dB)로 유지되는 올패스(All-pass) 필터 구조를 형성합니다.

1차 파데 근사는 식 (3)의 형태로 전개합니다.

e−x≈(1−x2)(1+x2)(3)

변수 x에 s*T_d를 대입하면 1차 파데 근사 전달함수가 완성됩니다.

Gd(s)≈(1−s·Td2)(1+s·Td2)(4)

식 (4)의 1차 파데 근사 전달함수는 분모에 식 (5) 위치의 극점(Pole)을 가지며 분자에 식 (6) 위치의 우반평면 영점(RHP Zero, Right-Half-Plane Zero)을 가집니다.

s=−2Td(5)
s=+2Td(6)

우반평면 영점은 시스템의 이득 크기를 감쇠시키지 않으면서 위상만을 급격하게 지연시키는 비최소 위상(Non-minimum Phase) 특성을 나타냅니다. 따라서 파데 근사를 적용하면 연속 시간 도메인에서 시간 지연이 유발하는 위상 지연 효과를 정확하게 모사할 수 있습니다.

다음 편에서는 이어지는 내용을 계속 설명합니다.

댓글 남기기