이 글은 고조파와 THD 관리, 1kW 가전 인버터 왜곡률과 LC 필터 계산 시리즈의 2편입니다. 앞 편에 이어 1kW 인버터의 인덕터(L)와 커패시터(C) 값 계산 과정, LC 필터 공진 억제를 위한 댐핑 저항 설계, 맺음말을 설명합니다.
1kW 인버터의 인덕터(L)와 커패시터(C) 값 계산 과정
LC 필터 설계는 인덕터 전류 리플(ΔI_L) 허용치를 먼저 결정하는 것으로 시작합니다. 통상 인버터 필터 인덕터의 최대 첨두치간 리플 전류는 정격 첨두 전류의 20%에서 30% 사이로 설계합니다. 정격 첨두 전류 6.428A의 25%를 목표치로 설정하면 허용 리플 전류 ΔI_L은 약 1.607A입니다.
단상 풀브리지 SPWM 인버터에서 최대 리플 전류가 발생하는 듀티비 조건(D = 0.5)을 기준으로 필요 인덕턴스 L을 계산합니다.
식 (7)에 직류 링크 전압 380V, 스위칭 주파수 20 000Hz, 허용 리플 전류 1.607A를 대입하면 인덕턴스 L은 약 0.002956H, 즉 2.96mH로 계산합니다. 실무에서는 상용 코어 규격과 부품 여유율을 고려하여 인덕턴스를 3.0mH로 최종 선정합니다. 인덕턴스를 3.0mH로 적용할 때의 실제 최대 리플 전류는 1.583A이며, 이는 정격 첨두 전류의 24.6%에 해당하여 목표 기준을 완벽히 충족합니다.
다음으로 1편의 식 (5)에서 설정한 차단 주파수 1.30kHz와 선정된 인덕턴스 3.0mH를 바탕으로 필터 커패시턴스 C를 산출합니다.
식 (8)에 f_c = 1 300Hz와 L = 0.003H를 대입하여 계산하면 커패시턴스 C는 약 5.00μF(5.00 * 10^-6 F)로 산출합니다.
선정된 5.0μF 커패시터가 기본파(60Hz)에서 소비하는 무효전력 Q_c는 식 (9)에 의해 약 91.2VAR로 계산합니다. 이는 정격 유효전력 1 000W의 9.12% 수준으로, 통상적인 설계 제한선인 10% 이내를 만족하므로 경부하 시 역률 저하나 과도한 무효전류 발생 문제를 유발하지 않습니다.
LC 필터 공진 억제를 위한 댐핑 저항 설계
순수 L과 C로만 구성된 2차 저역통과 필터는 차단 주파수 f_c 대역에서 임피던스가 급격히 낮아져 공진 현상이 발생합니다. 만약 부하 변동에 따른 과도 상태나 출력 전압의 특정 고조파 주파수가 공진 주파수와 일치하면 제어기가 불안정해지거나 전압 파형에 심각한 진동이 발생합니다. 따라서 공진 피크를 감쇠시키는 댐핑 설계를 반드시 병행해야 합니다.
LC 필터의 특성 임피던스 Z_0는 인덕턴스와 커패시턴스의 비로 정의합니다.
식 (10)에 L = 0.003H와 C = 5.0μF를 대입하면 특성 임피던스 Z_0는 약 24.49Ω입니다.
안정적인 과도 응답을 보장하기 위한 최적 감쇠비(Damping Ratio)를 ζ = 0.707로 둘 때, 커패시터와 직렬로 연결하는 수동 댐핑 저항 R_d는 다음과 같이 계산합니다.
식 (11)에 ζ = 0.707과 Z_0 = 24.49Ω을 대입하면 댐핑 저항 R_d는 약 17.3Ω입니다.
실무에서는 기본파(60Hz) 전류가 댐핑 저항을 통해 흘러 불필요한 정상상태 전력 손실이 발생하는 것을 방지하기 위해, 필터 커패시터 C와 병렬로 별도의 블로킹 커패시터 C_d 및 저항 R_d를 연결하는 RC 댐핑 회로를 주로 사용합니다. 이때 C_d 용량을 주 커패시터 용량의 2배인 10.0μF로 구성하고 R_d를 15Ω으로 설정하면, 공진 주파수 대역의 에너지만 효과적으로 흡수하면서 기본파 손실을 최소화합니다.
맺음말
본 글에서는 1kW급 단상 가전 인버터를 대상으로 고조파와 THD 관리 기준을 분석하고, 출력 왜곡률을 5% 이하로 제어하기 위한 LC 필터 및 댐핑 저항의 설계 과정을 정량적으로 유도하였습니다.
설계 결과 도출된 파라미터는 인덕턴스 L = 3.0mH, 커패시턴스 C = 5.0μF, 차단 주파수 f_c ≈ 1.30kHz, 댐핑 저항 R_d = 15Ω입니다. 이 조합은 20kHz 스위칭 주파수 대역의 고조파를 디케이드당 40dB의 기울기로 강력하게 감쇠시키며, 정격 1kW 부하(48.4Ω)에서 출력 전압 THD를 2% 미만으로 안정적으로 유지합니다.
실무 적용 시에는 몇 가지 하드웨어적 한계 요소를 반드시 주의해야 합니다. 첫째, 인덕터 코어는 정격 첨두 전류(6.428A)와 리플 전류의 합인 최대 전류(약 7.22A)에서도 자기 포화가 발생하지 않도록 B_max 여유도를 충분히 확보해야 합니다. 둘째, 커패시터는 고주파 리플 전류에 견딜 수 있도록 등가 직렬 저항(ESR)이 낮고 내압이 400V 이상인 금속화 필름 커패시터를 선정해야 절연 파괴 및 과열을 방지할 수 있습니다. 체계적인 필터 계산과 부품 여유 설계를 통하여 신뢰성 높은 가전 인버터 시스템을 완성할 수 있습니다.
이 글은 앞선 내용을 몰라도 읽을 수 있게 썼습니다. 배경이 궁금하다면 출력 전압 제어, 50kW ESS 인버터 대역폭 분리와 PI 게인 계산을 함께 보면 도움이 됩니다: https://www.infoshirimp.co.kr/?p=242
이것으로 시리즈를 마칩니다. 앞선 편들과 함께 읽으면 전체 흐름을 파악할 수 있습니다.