이 글은 지글러-니콜스 튜닝, 12V 부하 직결 전원 임계 이득과 PID 계산 시리즈의 2편입니다. 앞 편에 이어 병렬형 PID 구조와 환산 이득 계산, 1/4 감쇠비 오버슈트 억제와 초기값 미세 조정, 맺음말을 설명합니다.
병렬형 PID 구조와 환산 이득 계산
실무에서 사용하는 디지털 신호 처리기나 마이크로컨트롤러의 전압 제어기는 표준형 파라미터 대신 비례 이득 K_p, 적분 이득 K_i, 미분 이득 K_d를 분리하여 사용하는 병렬형 구조를 널리 채택합니다. 병렬형 제어기는 하드웨어 차분 방정식 구현과 각 이득의 독립적인 튜닝에 매우 유리한 특성을 제공합니다.
식 (6)의 병렬형 PID 제어기 구조에서 각 이득을 구하기 위한 지글러-니콜스 환산식은 다음과 같습니다.
식 (7)에 K_u = 4.0과 T_u = 20 μs를 대입하여 적분 이득 K_i를 계산하는 식은 식 (9)와 같습니다.
식 (9)에 따라 적분 이득 K_i는 240 000 s^-1로 산출합니다. 이어서 식 (8)에 동일한 측정값을 대입하면 미분 이득 K_d는 0.075 * 4.0 * (20 * 10^-6)을 계산하여 6.0 * 10^-6 s로 도출합니다. 이와 같은 단계별 수치 연산을 통해 12V 부하 직결 전원의 전압 제어 알고리즘에 직접 입력할 수 있는 병렬 PID 이득 초기값을 완성합니다.
1/4 감쇠비 오버슈트 억제와 초기값 미세 조정
지글러-니콜스 한계 감도법을 통해 도출한 PID 파라미터는 계단 응답 시 1/4 감쇠비 응답을 나타내도록 설계되었습니다. 1/4 감쇠비는 과도 상태에서 첫 번째 진동 피크 이후 발생하는 두 번째 진동 피크의 진폭이 첫 번째 진폭의 25% 수준으로 감쇠하는 동작 특성입니다. 이러한 응답은 정상상태 도달 시간을 단축하는 이점이 있지만, 필연적으로 약 25%에서 40% 수준의 큰 전압 오버슈트를 동반합니다. 12V 부하 직결 전원은 정격 전압 허용 오차가 통상 ±3% 이내로 엄격하게 제한되는 고성능 연산 장치에 전력을 공급합니다. 따라서 25%를 상회하는 전압 오버슈트가 발생하면 부하 소자에 치명적인 전기적 스트레스를 가해 부품 파손을 초래합니다. 이러한 이유로 지글러-니콜스 공식으로 산출한 파라미터는 최종 적용값이 아니라 튜닝을 시작하는 기준 초기값으로 설정합니다.
과도한 오버슈트를 억제하고 안정적인 위상 여유를 확보하기 위해 실무에서는 단계적인 미세 조정을 수행합니다. 가장 먼저 비례 이득 K_p를 지글러-니콜스 계산값인 2.4에서 약 50% 수준인 1.2로 감축하여 개루프 이득을 낮추고 전압 급상승을 억제합니다. 적분 이득 K_i 역시 초기 계산값인 240 000 s^-1에서 약 50% 수준인 120 000 s^-1로 하향 조정하여 적분 누적으로 인한 전압 과도 현상을 방지합니다. 미분 이득 K_d는 초기 계산값인 6.0 * 10^-6 s를 유지하거나 고주파 리플의 영향을 고려하여 약 3.0 * 10^-6 s로 축소합니다. 이와 같은 이득 감축 조정을 거치면 전압 오버슈트를 안전 기준인 5% 이내로 억제하면서도 빠른 정정 시간을 유지하는 최적의 제어 성능을 달성합니다.
맺음말
본 글에서는 12V 입력 보드 내 부하 직결 전원의 전압 제어기 설계를 위해 지글러-니콜스 한계 감도법을 적용하는 전체 절차를 상세히 설명하였습니다. 순수 비례 제어 루프를 구성하여 한계 안정 상태를 유도하고, 감쇠와 발산이 없는 지속 진동 파형으로부터 임계 이득 K_u = 4.0과 임계 주기 T_u = 20 μs를 정확히 측정하였습니다. 이 측정값을 지글러-니콜스 표준 공식에 대입하여 비례 이득 2.4, 적분 시간 10 μs, 미분 시간 2.5 μs를 산출하였으며, 병렬형 제어기에 적합한 적분 이득 240 000 s^-1과 미분 이득 6.0 * 10^-6 s를 도출하였습니다. 아울러 지글러-니콜스 기본 튜닝의 한계인 25% 이상의 오버슈트를 방지하기 위해, 산출된 수치를 초기값으로 삼아 비례 이득과 적분 이득을 약 50% 감축하는 실무 보정 기준을 확립하였습니다.
실무 현장에서 부하 직결 전원의 제어기를 튜닝할 때는 스위칭 주파수에 따른 전압 리플과 센서 계측 잡음에 각별히 주의해야 합니다. 고주파 노이즈가 궤환 신호에 혼입되면 미분 동작이 이를 증폭하여 제어 신호에 급격한 스파이크를 유발합니다. 따라서 미분 제어기 전단에 적절한 저역통과 필터를 설계하여 잡음을 차단해야 합니다. 또한 임계 진동 실험 과정에서 전압 진폭이 과도하게 커지면 듀티비가 0% 또는 100%로 고정되는 제어기 출력 포화가 발생하여 실제 임계 이득이 왜곡될 수 있습니다. 그러므로 실험 중에는 과전압 보호 회로와 전압 클램핑 기능을 반드시 활성화하여 소자의 소손을 방지해야 합니다. 이러한 실무적 유의점을 준수하면서 단계별 계산과 미세 조정을 적용하면 신뢰성 높은 전원 제어 시스템을 구축할 수 있습니다.
이것으로 시리즈를 마칩니다. 앞선 편들과 함께 읽으면 전체 흐름을 파악할 수 있습니다.