이 글은 루프 주기 선정, 5.5kW 유도 전동기 전류 루프와 속도 주기 계산을 2편으로 나누어 정리한 시리즈의 1편입니다. 이번 편에서는 유도 전동기 시정수와 이중 루프 제어의 필요성, 전류 제어 루프 주기와 PWM 동기 샘플링 선정, 속도 제어 루프 주기와 대역폭 분리 비율 계산을 다룹니다.
유도 전동기 시정수와 이중 루프 제어의 필요성
유도 전동기를 고성능으로 구동하려면 고정자 전류와 회전자 속도를 독립적으로 제어하는 벡터 제어 구조를 적용해야 합니다. 디지털 제어기에서 제어 알고리즘을 이산 시간으로 구현할 때 가장 먼저 결정해야 하는 물리적 기준은 대상 전동기의 전기적 시정수와 기계적 시정수입니다. 제어 대상의 고유 응답 속도보다 충분히 빠른 주기로 샘플링과 제어 연산을 수행하지 않으면 제어 오차가 누적되어 시스템이 발산합니다.
5.5kW 3상 4극 유도 전동기의 등가 파라미터는 고정자 저항 R_s가 0.85 Ω이고 누설 인덕턴스 L_σ가 7.5 mH 수준입니다. 고정자 권선과 회전자의 전자기적 응답을 결정하는 전기적 시정수는 식 (1)과 같이 정의할 수 있습니다.
식 (1)에 5.5kW 전동기의 파라미터를 대입하면 누설 인덕턴스 0.0075 H를 고정자 저항 0.85 Ω으로 나눈 값이 되며, 계산된 전기적 시정수는 8.82 ms입니다. 이는 전압 인가 시 고정자 전류가 목표값의 63.2%까지 도달하는 데 약 8.82 ms의 시간이 소요됨을 의미합니다.
반면에 전동기 축과 결합된 회전체 및 부하의 기계적 응답 속도는 관성 모멘트와 마찰 계수에 의해 결정되는 물리량입니다. 모터 자체 관성과 부하 관성을 합산한 총 관성 모멘트 J를 0.07 kg·m^2로 두고, 점성 마찰 계수 B를 0.005 N·m·s/rad로 둘 때 기계적 시정수는 식 (2)와 같이 계산할 수 있습니다.
식 (2)에 주어진 파라미터를 대입하여 계산하면 기계적 시정수는 14 s입니다. 전기적 시정수인 8.82 ms와 비교하면 기계적 시정수는 약 1500배 이상의 큰 시간 격차를 형성합니다. 즉 유도 전동기의 전류는 수 ms 단위로 빠르게 변화하는 반면, 전동기의 회전 속도는 수 초 단위로 서서히 변화합니다. 따라서 단일 주기로 모든 상태 변수를 제어하는 것은 디지털 신호 처리기의 연산 자원을 낭비하거나 제어 안정성을 저해합니다. 빠른 전류 응답은 고속 내부 루프로 제어하고, 느린 속도 응답은 저속 외부 루프로 분리하여 제어하는 이중 루프 구조가 필수적입니다.
전류 제어 루프 주기와 PWM 동기 샘플링 선정
내부 전류 제어 루프는 인버터 스위칭에 의해 유도 전동기 고정자 권선에 인가되는 전압과 그에 따른 전류 응답을 매 순간 추종해야 합니다. 전동기의 전기적 시정수인 8.82 ms보다 충분히 빠른 대역폭을 확보하려면 전류 제어 주파수를 수 kHz 이상으로 설정해야 합니다. 5.5kW 유도 전동기 구동용 인버터에서는 스위칭 손실과 가청 주파수 소음을 저감하기 위해 스위칭 주파수를 통상 10 kHz로 설정합니다.
디지털 제어기에서 전류 제어 루프 주기 T_i는 인버터 스위칭 주파수 f_sw와 1대 1로 일치시키는 것이 표준입니다. 스위칭 주기와 전류 샘플링 주기의 관계는 식 (3)과 같습니다.
식 (3)에서 스위칭 주파수 10 kHz를 대입하면 전류 제어 루프 주기는 100 μs로 계산할 수 있습니다.
이때 전류 제어 루프의 샘플링 시점은 PWM 캐리어 삼각파의 정점 또는 계곡과 정확하게 동기화해야 합니다. 중심 정렬 PWM 방식에서는 캐리어 삼각파의 정점과 계곡에서 상전압 스위칭 상태가 대칭을 이루므로, 인덕터 전류에 발생하는 삼각파 형태의 스위칭 리플 순시값이 0으로 수렴합니다. 즉 해당 시점에서 샘플링된 전류값은 스위칭 주기의 기본파 평균 전류와 정확히 일치합니다.
만약 PWM 캐리어와 동기화하지 않고 비동기 방식으로 전류를 샘플링하면 스위칭 리플이 기본파 신호에 중첩되어 앨리어싱 현상이 발생합니다. 앨리어싱을 억제하기 위해 하드웨어 아날로그 저역통과 필터의 차단 주파수를 낮추면 제어 루프에 심각한 위상 지연이 유발되어 전류 제어기의 안정도 마진이 급격히 감소합니다. 반면 PWM 정점 및 계곡 동기 샘플링을 적용하면 추가적인 아날로그 필터 위상 지연 없이 깨끗한 평균 전류를 획득할 수 있으므로, 100 μs의 짧은 제어 주기 안에서도 높은 위상 여유를 유지할 수 있습니다.
속도 제어 루프 주기와 대역폭 분리 비율 계산
외부 속도 제어 루프는 전동기의 실제 회전 속도를 검출하여 목표 속도와의 오차를 계산하고, 내부 전류 제어기에 토크 지령인 q축 전류 지령을 전달합니다. 캐스케이드 제어 구조가 안정적으로 동작하려면 내부 루프의 응답 속도가 외부 루프의 응답 속도보다 충분히 빨라야 합니다.
내부 루프와 외부 루프 간의 간섭을 제거하기 위한 대역폭 분리 비율은 통상 5배에서 10배 사이로 설계합니다. 내부 전류 루프의 차단 주파수를 500 rad/s로 설계할 때, 외부 속도 루프의 차단 주파수는 50 rad/s 이하로 제한하여 10배의 대역폭 격차를 확보합니다. 이에 따라 외부 속도 제어 루프의 주기 T_w는 내부 전류 제어 루프 주기 T_i의 N배로 선정되며, 그 관계는 식 (4)와 같습니다.
식 (4)에서 분리 비율 N을 10으로 설정하고 앞서 구한 전류 제어 루프 주기 100 μs를 대입하면, 속도 제어 루프 주기는 1 ms로 계산할 수 있습니다. 이는 1 kHz의 샘플링 주파수에 해당합니다.
속도 루프 주기를 1 ms로 설정해야 하는 또 다른 현실적인 이유는 광학식 엔코더의 펄스 카운팅 분해능 때문입니다. 5.5kW 유도 전동기에 장착된 1024 펄스 인크리멘탈 엔코더를 사용할 때, 제어 주기를 너무 짧게 잡으면 단위 샘플링 시간 동안 계측되는 펄스 수가 극도로 적어져 속도 검출값의 양자화 오차가 급증합니다. 속도 제어 주기를 1 ms로 확보하면 저속 및 중속 영역에서도 M/T 방식 속도 연산의 분해능이 안정적으로 유지되어 속도 계산 오차의 증폭을 방지할 수 있습니다.
다음 편에서는 이어지는 내용을 계속 설명합니다.