이 글은 ESR과 ESL 영향, 1kW 무선 전력 전송 커패시터 손실 계산 시리즈의 2편입니다. 앞 편에 이어 리플 전압 분해와 기생 성분별 기여도 계산, 기생 성분 저감을 위한 병렬 배열 설계법, 맺음말을 설명합니다.
리플 전압 분해와 기생 성분별 기여도 계산
공진 커패시터 양단에 인가되는 총 전압 리플은 순수 정전용량 충방전에 의한 전압, ESR에 의한 저항성 전압 강하, ESL에 의한 유도 기전력의 세 가지 성분으로 구성됩니다. 시간에 따른 커패시터 총 단자 전압은 식 (7)과 같이 미분-적분 방정식으로 표현됩니다.
식 (7)의 세 성분은 위상 차이를 가지고 합성됩니다. 정현파 공진 전류 i(t)의 실효값이 15A일 때 첨두 전류는 21.21A이며, 피크-투-피크 전류 폭은 42.43A가 됩니다. 첫 번째로 순수 정전용량에 의한 전압 리플 피크-투-피크 값은 식 (8)로 계산되며, 약 3310V에 달하는 고전압 공진 파형을 형성합니다.
두 번째로 ESR에 의한 저항성 전압 강하는 동위상으로 중첩되며 피크-투-피크 값은 ΔV_ESR = 2 * I_pk * ESR = 42.43A * 0.012Ω ≈ 0.51V로 나타납니다.
세 번째로 ESL에 의한 전압 성분은 전류의 시간 변화율(di/dt)에 비례합니다. 정상 정현파 영역에서 ESL 유도 전압 피크-투-피크 값은 약 0.18V에 불과하지만, 전력 반도체 스위치가 턴온 또는 턴오프하는 과도 천이 구간에서는 전류 기울기가 급격히 가팔라집니다. 예를 들어 와이드 밴드갭 전력 반도체 구동 시 di/dt가 500A/μs(500 000 000A/s)에 이르면, 순간 유도 전압 스파이크는 8nH * 500 000 000A/s = 4.0V의 고주파 잡음으로 전압 파형에 중첩됩니다. 이러한 전압 스파이크는 유전체 절연을 위협하고 전자기파 간섭(EMI)을 심화시키는 주요 원인입니다.
기생 성분 저감을 위한 병렬 배열 설계법
단일 대용량 커패시터가 갖는 높은 ESR 손실과 ESL 전압 스파이크 문제를 해결하기 위한 표준 설계 기법은 복수의 소용량 커패시터를 병렬로 배치하는 것입니다. 동일한 사양의 커패시터 N개를 병렬로 결선할 경우 전체 등가 파라미터는 식 (9)와 같이 변환됩니다.
식 (9)에 따라 정전용량 6nF, ESR 20mΩ, ESL 6nH, 열저항 40°C/W인 소형 커패시터 4개를 병렬 구성하면, 전체 정전용량은 24nF로 동일하게 유지되면서 전체 ESR은 5mΩ(0.005Ω)으로 감소하고 전체 ESL은 1.5nH로 감소합니다. 총 15A의 실효 전류는 각 소자에 3.75A씩 균등 분배됩니다. 이에 따라 전체 도통 손실은 15^2 * 0.005 = 1.125W로 급감하여 단일 소자 대비 손실이 58% 이상 저감됩니다. 각 소자당 분담 손실은 0.281W에 불과하며, 개별 소자의 온도 상승분은 0.281W * 40°C/W = 11.25°C로 억제되어 표면 온도가 상온 기준 36.25°C로 안정화됩니다.
실무 소자 선정 시에는 유전 손실 정접(tan δ)이 0.0005 이하로 극히 낮은 고전압 금속화 폴리프로필렌 필름 커패시터(MKP 계열)나 고주파 특성이 우수한 Class 1 C0G 및 NP0 적층 세라믹 커패시터(MLCC)를 선택해야 합니다. 또한 병렬 배열 시 인쇄회로기판(PCB) 배선 패턴의 대칭성을 확보하여 전류 불평형을 방지하고 루프 면적을 최소화하는 배치가 병행되어야 합니다.
맺음말
본 글에서는 1kW급 85kHz 무선 전력 전송 시스템을 기준으로 공진 커패시터의 기생 파라미터인 ESR과 ESL이 전력 손실, 발열, 자기 공진 주파수, 리플 전압에 미치는 영향을 정량적으로 계산하고 분석했습니다. 단일 24nF 소자 적용 시 12mΩ의 ESR로 인해 2.7W의 전력 손실과 67.5°C의 표면 온도 상승이 발생하여 열적 한계에 도달함을 확인했습니다. 아울러 8nH의 ESL은 11.49MHz의 자기 공진 주파수를 형성하며 고속 스위칭 천이 시 4.0V 이상의 유도 전압 스파이크를 유발함을 분석했습니다.
이러한 기생 성분의 한계를 극복하기 위해 6nF 소자 4개를 병렬 배열하는 설계를 적용한 결과, 등가 ESR이 5mΩ으로 낮아져 총 손실이 1.125W로 감소하고 소자당 온도 상승이 11.25°C로 대폭 완화됨을 입증했습니다. 실무 엔지니어링에서는 제조사 데이터시트의 1kHz 공칭값이 아닌 실제 85kHz 고주파 대전류 조건에서의 ESR 및 허용 실효 전류 정격을 반드시 확인해야 합니다. 또한 고주파 유전 손실이 낮은 소자를 선정하고 대칭형 병렬 배치를 통해 기생 인덕턴스와 발열을 동시에 억제하는 설계가 수반되어야 시스템의 장기 신뢰성을 확보할 수 있습니다.
이것으로 시리즈를 마칩니다. 앞선 편들과 함께 읽으면 전체 흐름을 파악할 수 있습니다.