캐스케이드 루프 구성, 12V POL 전원 대역폭 분리와 제어 원리 1편

이 글은 캐스케이드 루프 구성, 12V POL 전원 대역폭 분리와 제어 원리를 2편으로 나누어 정리한 시리즈의 1편입니다. 이번 편에서는 12V POL 전원에서 캐스케이드 루프 제어가 필요한 이유, 빠른 외란 억제를 위한 내부 전류 루프 동작 원리, 출력 전압 안정화를 위한 외부 전압 루프 설계를 다룹니다.

12V POL 전원 캐스케이드 루프 제어 구조 및 대역폭 분리 체계 1단계: 외부 전압 제어 루프 2단계: 내부 전류 제어 루프 3단계: 12V POL 전력단 및 부하 v_ref + e_v 전압 PI 제어기 C_v(s) i_L_ref 지령 + e_i 전류 PI 제어 C_i(s) PWM 변조 듀티 d V_in=12V SW L (인덕터) C R_load v_o=1.0V 인덕터 전류 i_L 피드백 (50 kHz 고속) 출력 전압 v_o 피드백 (8 kHz 안정화) • 제어 대상: 1차 RC 플랜트 • 목표 대역폭: f_c,v = 8 kHz • 응답 시정수: τ_v ≈ 19.89 μs • 위상 지연: 최대 -90° (공진 제거) • 제어기 형태: 전압 PI 제어기 • 제어 대상: 인덕터 L (G_id) • 목표 대역폭: f_c,i = 50 kHz • 응답 시정수: τ_i ≈ 3.18 μs (초고속) • 극점-영점 상쇄: ω_zi = R_L / L • 폐루프 특성: 1차 LPF (G_i,cl) • 전원 사양: 12V DC → 1.0V DC • 스위칭 주파수: f_sw = 500 kHz • 인덕터: 제어형 전류원 근사화 • 부하 급변(μs) 시 전압 ±2% 유지 • 12V 입력 전압 외란 신속 억제 대역폭 분리 원칙 f_sw = 500 kHz 1/10 f_c,i = 50 kHz ≤ 1/5 f_c,v = 8 kHz 간섭 방지 · 위상 여유 ≥ 45° 확보
12V POL 전원 시스템에서 과도 응답성과 전압 안정도를 동시에 확보하기 위한 캐스케이드 제어 루프 구성과 5배 이상의 대역폭 분리 체계를 나타낸 블록선도입니다.

12V POL 전원에서 캐스케이드 루프 제어가 필요한 이유

보드 내 부하 직결 전원인 POL(Point-of-Load) 전원 시스템은 12V 직류 전압을 입력받아 마이크로프로세서, FPGA, DSP와 같은 핵심 디지털 부하에 1.0V 수준의 저전압과 수십 A에 달하는 대전류를 직접 공급하는 장치입니다. 고성능 디지털 집적회로는 연산 상태에 따라 수 마이크로초(μs) 이내에 부하 전류가 급변하는 과도 상태를 유발합니다. 이러한 급격한 부하 전류 변동 조건에서도 출력 전압은 허용 오차 범위인 ±2% 이내로 엄격하게 유지되어야 합니다.

전통적인 단일 전압 제어 루프 방식은 출력 전압만을 검출하여 펄스 폭 변조 듀티를 직접 조절합니다. 그러나 LC 출력 필터로 구성된 전력단 플랜트는 2차 공진 시스템의 특성을 가집니다. 이로 인해 공진 주파수 부근에서 위상 지연이 -180°까지 급격히 발생하며 제어 대역폭을 넓히는 데 구조적인 한계가 존재합니다. 단일 루프 구조에서 대역폭을 무리하게 확장하면 위상 여유가 부족해져 심각한 과도 진동이 발생하고, 반대로 대역폭을 낮추면 부하 변동 시 전압 강하가 커져 허용 규격을 벗어납니다.

이러한 문제를 해결하기 위해 도입하는 제어 구조가 바로 캐스케이드 루프(Cascade Loop) 구성입니다. 캐스케이드 제어는 전체 시스템을 빠른 응답을 담당하는 내부 전류 루프와 정상상태 정밀도를 담당하는 외부 전압 루프로 분리하여 계층적으로 제어합니다. 내부 루프가 인덕터 전류를 직접 제어함으로써 2차 LC 공진 특성을 효과적으로 분리하고, 외부 루프 관점에서 전력단을 단순한 1차 시스템으로 변환하여 신속하고 안정적인 전압 제어를 실현합니다.

빠른 외란 억제를 위한 내부 전류 루프 동작 원리

캐스케이드 루프의 안쪽에 위치하는 내부 전류 루프(Inner Current Loop)는 인덕터 전류의 빠른 변동을 직접 제어하고 입력 전압 외란을 신속히 보상하는 역할을 담당합니다. 외부 전압 제어기가 생성한 기준 전류 지령과 센싱된 실제 인덕터 전류의 오차를 바탕으로 내부 전류 제어기가 동작하여 PWM 듀티 신호를 출력합니다.

12V 입력 조건에서 인덕터 전류와 스위칭 듀티 사이의 소신호 플랜트 전달함수는 인덕턴스 L과 인덕터의 기생 저항 R_L을 고려하여 식 (1)과 같이 정의됩니다.

Gid(s)=Vin(s·L+RL)(1)

식 (1)에서 V_in은 12V의 공칭 직류 입력 전압을 의미합니다. 플랜트의 시정수는 L / R_L에 의해 결정됩니다. 내부 전류 제어기로는 신속한 추종과 정상상태 오차 제거를 위해 비례-적분(PI) 제어기를 적용하며, 제어기 전달함수는 식 (2)와 같습니다.

Ci(s)=Kπ+Kiis=Kπ·(s+ωzi)s(2)

식 (2)에서 영점 주파수 ω_zi를 인덕터 플랜트의 극점과 일치시켜 식 (3)과 같이 극점-영점 상쇄(Pole-Zero Cancellation)를 수행합니다.

ωzi=RLL(3)

이를 통해 내부 전류 개루프 전달함수를 순수한 적분기 형태로 만들 수 있습니다. 상쇄 조건을 적용하여 구한 내부 전류 폐루프 전달함수는 식 (4)와 같은 1차 저역통과 필터 형태로 정리됩니다.

Gi,cl(s)=1(1+sωc,i)(4)

식 (4)에서 ω_c,i는 내부 전류 루프의 차단 각주파수를 나타내며, 식 (5)와 같이 표현됩니다.

ωc,i=2·π·fc,i(5)

내부 전류 루프는 폐루프 이득이 1에 가깝게 동작하므로 외부 전압 루프 입장에서는 인덕터를 기준 전류 지령대로 즉시 전류를 공급하는 제어형 전류원으로 인식할 수 있습니다. 그 결과 입력 전압의 급변이나 인덕터 전류의 스파이크 외란이 외부 전압단으로 전달되기 전에 내부 루프에서 즉각 억제됩니다.

출력 전압 안정화를 위한 외부 전압 루프 설계

외부 전압 루프(Outer Voltage Loop)는 부하 단의 출력 전압을 기준 전압과 일치시키고 정상상태 오차를 완전히 제거하는 제어 계층입니다. 내부 전류 루프가 외부 루프보다 훨씬 빠른 응답 특성을 가지도록 설계되면, 외부 전압 루프가 바라보는 전력단 플랜트는 더 이상 2차 LC 필터가 아니라 출력 커패시터 C와 등가 부하 저항 R_load로 구성된 1차 RC 시스템으로 축소됩니다.

내부 루프가 이상적인 전류원으로 근사된 상태에서 외부 전압 루프의 플랜트 전달함수는 식 (6)과 같이 유도됩니다.

Gvi(s)=Rload(1+s·Rload·C)(6)

식 (6)에서 보듯이 2차 LC 공진에 의한 위상 급변 현상이 완전히 제거됩니다. 이에 따라 위상 지연이 최대 -90°로 제한되므로 외부 전압 제어기 설계 시 복잡한 3차(Type III) 보상기 대신 구조가 단순한 비례-적분(PI) 제어기만으로도 충분한 위상 여유를 확보할 수 있습니다.

외부 전압 제어기는 목표 출력 전압과 실제 출력 전압의 오차를 입력받아 적분 동작을 통해 정상상태 오차를 0으로 수렴시킵니다. 전압 제어기의 출력 신호는 내부 전류 루프의 기준 전류 지령인 i_L_ref가 됩니다. 부하가 급증하여 출력 전압이 미세하게 강하하면 외부 전압 제어기는 즉시 기준 전류 지령을 상승시켜 인덕터에 더 많은 전류가 공급되도록 유도합니다.

이러한 이중 구조 덕분에 외부 전압 루프는 부하 저항 변동에 둔감하게 안정적인 출력 전압을 유지할 수 있으며, 제어기 이득 설정 과정에서 복잡한 수치 최적화 없이도 명확한 목표 대역폭을 설정할 수 있습니다.

다음 편에서는 이어지는 내용을 계속 설명합니다.

댓글 남기기