이 글은 출력 전압 제어, 50kW ESS 인버터 대역폭 분리와 PI 게인 계산 시리즈의 2편입니다. 앞 편에 이어 외부 전압 제어 루프 대역폭 분리와 PI 게인 계산, 부하 외란 전향 보상과 과도 응답 특성, 맺음말을 설명합니다.
외부 전압 제어 루프 대역폭 분리와 PI 게인 계산
외부 전압 제어기는 커패시터 전압 v_C를 검출하여 정격 전압 지령을 추종하며, 내부 전류 제어기에 대한 인덕터 전류 지령 i_L_ref를 출력합니다.
필터 커패시터의 충전 전류와 인덕터 전류 i_L, 부하 전류 i_o 사이의 관계식은 식 (12)와 같습니다.
캐스케이드 구조가 안정적으로 성립하기 위한 가장 중요한 원칙은 대역폭 분리(Bandwidth Decoupling)입니다.
외부 루프의 동작 속도가 내부 루프와 유사하면 두 제어기간 상호 간섭이 발생하여 전체 시스템이 불안정해지는 문제가 발생합니다.
따라서 외부 전압 루프의 대역폭은 내부 전류 루프 대역폭의 1/5에서 1/10 수준으로 충분히 낮게 분리해야 합니다.
이를 통해 전압 제어기 관점에서 내부 전류 루프를 이상적인 이득 1을 갖는 전류원으로 근사할 수 있습니다.
내부 전류 대역폭이 1000Hz이므로 외부 전압 루프의 목표 차단 주파수 f_cv는 약 1/6.67 수준인 150Hz로 설정하며, 이때 각주파수 ω_cv는 식 (13)과 같습니다.
내부 루프를 1로 근사한 상태에서 전압 제어기의 개루프 전달함수 L_v(s)는 식 (14)와 같이 단순화할 수 있습니다.
목표 대역폭 ω_cv에서 개루프 이득을 1로 맞추기 위한 전압 비례 게인 K_p_v의 계산식은 식 (15)와 같습니다.
식 (15)에 각주파수 942.48rad/s와 커패시턴스 0.00005F을 대입하여 전압 비례 게인을 계산합니다.
식 (16)의 계산 결과에 따라 전압 비례 게인 K_p_v는 약 0.0471A/V로 계산할 수 있습니다.
또한 약 60° 이상의 안정적인 위상 여유를 확보하기 위해 PI 제어기의 영점 주파수 ω_z_v를 식 (17)과 같이 대역폭의 1/5 수준인 188.5rad/s(약 30Hz)로 배치하며, 적분 게인 K_i_v의 계산식은 식 (18)과 같습니다.
식 (18)에 비례 게인 0.0471A/V와 영점 각주파수 188.5rad/s를 대입하여 전압 적분 게인을 계산합니다.
식 (19)의 계산 결과에 따라 전압 적분 게인 K_i_v는 약 8.88A/(V*s)로 산출할 수 있습니다.
부하 외란 전향 보상과 과도 응답 특성
에너지 저장 장치(ESS) 인버터가 독립 계통에 전력을 공급할 때에는 대용량 부하의 급격한 접속이나 차단과 같은 외란이 빈번하게 발생합니다.
순수 피드백 전압 제어기만을 단독으로 사용하는 경우, 부하 변동으로 인해 출력 전압 강하가 발생한 뒤에야 전압 오차를 적분하여 전류 지령을 증가시키는 동작을 수행합니다.
이러한 피드백 반응의 시차로 인해 전압 강하 폭이 커지고 전압이 정상 상태로 정정되는 시간(Settling Time)이 길어지는 현상이 발생합니다.
이러한 과도 응답 특성을 개선하기 위해 부하 전류 i_o를 직접 측정하여 내부 전류 지령에 더해주는 부하 전류 전향 보상(Load Current Feedforward)을 적용합니다.
전향 보상이 결합된 최종 인덕터 전류 지령 i_L_ref의 구성식은 식 (20)과 같습니다.
식 (20)에서 i_C_ref는 외부 전압 PI 제어기가 출력하는 커패시터 전압 보상 전류 지령입니다.
부하 전류 i_o가 급증할 때 전압 오차가 누적되는 과정을 거치지 않고 내부 전류 루프가 즉각적으로 해당 전류를 인덕터에 지령하므로 커패시터 전압 방전을 사전에 차단합니다.
실제 50kW 정격 부하가 계단식으로 급변하는 조건에서 부하 전향 보상을 적용하면 전압 강하 폭을 50% 이상 억제하고 정정 시간을 대폭 단축할 수 있습니다.
맺음말
50kW급 ESS 인버터의 안정적인 출력 전압 제어를 위해 LC 필터 모델링, 캐스케이드 이중 루프의 대역폭 분리 원칙, 그리고 각 PI 제어기 게인의 구체적인 유도 및 계산 과정을 살펴보았습니다.
본 설계 예제에서 도출된 파라미터는 내부 전류 루프의 비례 게인 K_p_i = 3.142V/A, 적분 게인 K_i_i = 314.16V/(A*s)이며, 외부 전압 루프의 비례 게인 K_p_v = 0.0471A/V, 적분 게인 K_i_v = 8.88A/(V*s)입니다.
실무 현장에서 인버터 제어 알고리즘을 구현할 때에는 다음 설계 기준과 주의사항을 반드시 점검해야 합니다.
첫째, 디지털 제어기의 연산 지연과 PWM 갱신 지연(약 1.5 샘플링 주기)으로 인해 고주파 영역에서 위상 지연이 가중되므로 내부 전류 루프의 대역폭을 스위칭 주파수의 1/10 이하로 엄격히 제한하여 위상 여유를 확보해야 합니다.
둘째, 급격한 부하 변동이나 직류단 전압 강하로 인해 인버터 전압 지령이 변조 한계(PWM Saturation)를 초과할 경우 적분기 누적으로 인한 오버슈트를 방지하기 위해 백-칼큘레이션(Back-Calculation) 방식의 안티와인드업(Anti-Windup) 구조를 반드시 적용해야 합니다.
셋째, 부하 전류 전향 보상 경로에 스위칭 노이즈가 유입되면 제어 출력에 왜곡이 발생할 수 있으므로 적절한 디지털 저역통과 필터를 결합하여 신호의 신뢰성을 확보해야 합니다.
이것으로 시리즈를 마칩니다. 앞선 편들과 함께 읽으면 전체 흐름을 파악할 수 있습니다.