출력 전압 제어, 50kW ESS 인버터 대역폭 분리와 PI 게인 계산 1편

이 글은 출력 전압 제어, 50kW ESS 인버터 대역폭 분리와 PI 게인 계산을 2편으로 나누어 정리한 시리즈의 1편입니다. 이번 편에서는 ESS 인버터 출력 전압 제어와 캐스케이드 구조의 필요성, 50kW 인버터 시스템 사양과 LC 필터 파라미터 정의, 내부 전류 제어 루프 설계와 PI 게인 계산을 다룹니다.

50kW ESS 인버터의 안정적인 출력 전압 제어를 위한 전압·전류 캐스케이드 이중 루프 제어 블록선도와 대역폭 분리 및 전향 보상 구조입니다.

ESS 인버터 출력 전압 제어와 캐스케이드 구조의 필요성

에너지 저장 장치(ESS, Energy Storage System) 인버터가 독립 운전(Stand-alone Mode) 또는 비상 전원 공급 모드로 동작할 때의 핵심 제어 목표는 부하 변동에 관계없이 일정한 출력 전압 실효값과 정격 주파수를 안정적으로 유지하는 것입니다.

인버터 브리지의 PWM 스위칭 동작에서 발생하는 고주파 고조파 성분을 감쇠시키기 위해 인버터 출력단에는 인덕터(L)와 커패시터(C)로 구성된 2차 저역통과 필터를 필수적으로 배치합니다.

하지만 고효율 설계를 지향하는 ESS 인버터 특성상 필터 소자의 기생 저항이 매우 작기 때문에 공진 첨두값(Resonance Peak)이 매우 높게 나타나는 특성이 있습니다.

이러한 LC 필터는 고유 공진 주파수 부근에서 180°에 달하는 급격한 위상 지연을 유발합니다.

만약 출력 커패시터 전압만을 검출하여 단일 전압 PID 제어기를 적용한다면, 공진 주파수에서의 위상 급락으로 인해 충분한 위상 여유(Phase Margin)를 확보하기 어렵고 제어계가 쉽게 진동하거나 불안정해지는 문제가 발생합니다.

이를 해결하기 위해 전력전자 제어공학에서는 인덕터 전류를 제어하는 고속 내부 루프(Inner Current Loop)와 커패시터 전압을 제어하는 외부 루프(Outer Voltage Loop)를 결합한 캐스케이드(Cascade, 이중 루프) 제어 구조를 적용합니다.

내부 전류 제어기는 LC 필터의 2차 시스템 전달함수를 1차 시스템 형태로 등가화하며 LC 공진을 능동적으로 감쇠시키는 가상 댐핑 저항 역할을 수행합니다.

결과적으로 외부 전압 제어기는 안정화된 1차 전류원을 제어 대상으로 다루게 되므로 높은 안정도와 빠른 전압 추종 성능을 동시에 달성할 수 있습니다.

50kW 인버터 시스템 사양과 LC 필터 파라미터 정의

체계적인 제어기 설계를 위해 50kW급 3상 ESS 인버터의 시스템 사양과 필터 파라미터를 구체적으로 정의합니다.

인버터 정격 용량은 50kW이며, 직류단 전압(DC-Link Voltage)은 700V이고, 출력 교류 선간 전압 실효값은 380V이며 기본파 주파수는 60Hz입니다.

인버터의 스위칭 주파수는 10kHz이며, 디지털 제어기(DSP)의 샘플링 주기 역시 스위칭 주기와 동일한 100μs로 동기화되어 동작합니다.

필터 인덕터의 인덕턴스 L_f는 스위칭 전류 리플을 정격 전류의 약 20% 수준으로 억제하도록 0.5mH(500μH)로 설정하며, 인덕터 권선의 등가 직렬 기생 저항 R_f는 0.05Ω으로 설정합니다.

필터 커패시터의 커패시턴스 C_f는 정격 무효전력 분담률을 5% 이내로 제한하도록 50μF으로 결정합니다.

이러한 인덕턴스와 커패시턴스 값에 의해 결정되는 LC 필터의 고유 공진 주파수 f_r은 식 (1)과 같이 정의할 수 있습니다.

f_{r} = \frac{1}{(2 \cdot π \cdot \sqrt{L_{f} \cdot C_{f}})}

(1)

식 (1)에 L_f = 0.0005H와 C_f = 0.00005F을 대입하여 계산하면 LC 공진 주파수는 약 1007Hz로 산출할 수 있습니다.

이 공진 주파수는 기본파 주파수인 60Hz의 10배보다 충분히 높고, 스위칭 주파수인 10kHz의 절반인 나이퀴스트 주파수(5kHz)보다 낮게 위치합니다.

따라서 스위칭 리플을 효과적으로 차단하면서도 제어 대역폭을 확보할 수 있는 적절한 물리적 설계 범위에 부합합니다.

내부 전류 제어 루프 설계와 PI 게인 계산

캐스케이드 구조에서 가장 안쪽에 위치하는 내부 전류 제어기는 인버터 브리지의 전압 지령을 생성하여 인덕터 전류를 신속하게 추종시키는 핵심 역할을 수행합니다.

인버터 출력 전압 v_inv와 커패시터 전압 v_C, 그리고 인덕터 전류 i_L 사이의 전압 방정식은 식 (2)와 같습니다.

L_{f} \cdot \dot{i_{L}} + R_{f} \cdot i_{L} = v_{inv} - v_{C}

(2)

식 (2)에서 커패시터 전압 v_C를 전향 보상(Feedforward)하여 상쇄하면 인덕터 전류 제어기의 플랜트는 단순한 1차 RL 지연 시스템으로 축소할 수 있습니다.

전류 PI 제어기의 전달함수를 식 (3)과 같이 정의하고, 제어기의 영점을 플랜트의 지배 극점인 식 (4)와 일치시키는 영점-극점 상쇄(Zero-Pole Cancellation) 기법을 적용합니다.

C_{i} (s) = K_{p i} + \frac{K_{i i}}{s}

(3)

z_{i} = \frac{R_{f}}{L_{f}}

(4)

이때 전류 루프의 개루프 전달함수 L_i(s)는 식 (5)와 같이 정리할 수 있습니다.

L_{i} (s) = \frac{(K_{p i} + \frac{K_{i i}}{s}) \cdot 1}{(s \cdot L_{f} + R_{f})} = \frac{K_{p i}}{(s \cdot L_{f})}

(5)

디지털 제어 시스템에서 샘플링 지연과 PWM 갱신 지연의 합은 통상 1.5 샘플링 주기(150μs)로 모델링할 수 있습니다.

위상 여유의 급격한 감소를 방지하기 위해 내부 전류 제어기의 차단 주파수 f_ci는 스위칭 주파수 10kHz의 1/10 수준인 1000Hz로 설정하며, 이때 각주파수 ω_ci는 식 (6)과 같습니다.

ω_{ci} = 2 \cdot π \cdot 1000 \approx 6283.19 rad / s

(6)

개루프 전달함수의 이득이 교차 주파수 ω_ci에서 1이 되는 조건으로부터 비례 게인 K_p_i의 계산식은 식 (7)과 같이 유도할 수 있습니다.

K_{p i} = ω_{ci} \cdot L_{f} = 2 \cdot π \cdot f_{ci} \cdot L_{f}

(7)

식 (7)에 각주파수 6283.19rad/s와 인덕턴스 0.0005H를 대입하여 전류 비례 게인을 계산합니다.

K_{p i} = 6283.19 \cdot 0.0005 \approx 3.142

(8)

식 (8)의 계산 결과에 따라 전류 비례 게인 K_p_i는 약 3.142V/A로 계산할 수 있습니다.

극점 상쇄 조건인 식 (9)로부터 유도되는 전류 적분 게인 K_i_i의 계산식은 식 (10)과 같습니다.

\frac{K_{i i}}{K_{p i}} = \frac{R_{f}}{L_{f}}

(9)

K_{i i} = ω_{ci} \cdot R_{f} = 2 \cdot π \cdot f_{ci} \cdot R_{f}

(10)

식 (10)에 기생 저항 0.05Ω을 대입하여 전류 적분 게인을 계산합니다.

K_{i i} = 6283.19 \cdot 0.05 = 314.16

(11)

식 (11)의 계산 결과에 따라 전류 적분 게인 K_i_i는 약 314.16V/(A*s)로 결정할 수 있습니다.

다음 편에서는 이어지는 내용을 계속 설명합니다.

ESS 인버터 출력 전압 제어와 캐스케이드 구조의 필요성

50kW 인버터 시스템 사양과 LC 필터 파라미터 정의

내부 전류 제어 루프 설계와 PI 게인 계산

댓글 남기기 응답 취소